EEVBlog Electronics社区论坛

所以我'戴维特SDS1104x-e戴夫显示了'T有HF拒绝;当我看到这个时，我的选择是什么？有些滤波探头？

我们中的一些人认为SDS1104X-E's触发器都是数字的，所以它只能在捕获之间插入 1ns ADC samples.
因此，在10MSA / s或100msa / s处存储时'S很可能的触发级别将看到一些1ns的ADC值，它算作触发电平，但唐't使其进入内存或屏幕跟踪。
- 大概。
//youtu.be/GZHnrGIK9V8?t=261

编辑：
什么 2N3055 said, peak-detect should always show the level that caused the trigger.

We'所有人都在某些时候遭受过早触发。无需对它感到羞耻。

所以我'戴维特SDS1104x-e戴夫显示了'T有HF拒绝;当我看到这个时，我的选择是什么？有些滤波探头？

欢迎来到论坛。

hf和lf是在的 每个渠道 触发耦合菜单。

如果您需要查看实际触发的内容，则从戴维斯视频中从Daves视频中学习了几课。
显然，获取系统必须使用的MEM深度不同于触发器适用于所谓的，如果MEM深度设置低，我们看到的显示器可能具有隐藏部件。
戴夫因为这个视频显示被侧身来调查利益波形的未对准WRT的实际触发点，在此时明显地指出'触发其范围的其他一些因素实际上他需要看到的是PSU输出轨上升沿。
将触发器水平升至更接近PSU输出电平可能使其完全错过毛刺并在主要景点的波形上正确触发。
20 MHz BW限制也将有助于控制Weren的波形部分的触发't of interest.

在这些小X-e范围中有很多工具，以获取一旦您清楚地了解可能所需的信息，就会获得所需的信息。

所以我'戴维特SDS1104x-e戴夫显示了'T有HF拒绝;当我看到这个时，我的选择是什么？有些滤波探头？

只是提高触发水平

什么 happens to the sample rate on a 2 channel 1GSa/s scope when you use the EXT Trig, or even AC LINE as the trigger source?

手册可用，羞耻无人读它们..

的'affordable' scopes I'多年来一直阅读它们。

HF和LF位于每个通道耦合菜单中。

触发's HF &LF拒绝位于触发器菜单上。

报价：2n3055于2020年7月18日，晚上10:58:08

引用来自：TK在2020年7月18日，晚上10:10:42

引用来自：jbaribeault于2020年7月17日，04:24:50 PM

所以我'戴维特SDS1104x-e戴夫显示了'T有HF拒绝;当我看到这个时，我的选择是什么？有些滤波探头？

只是提高触发水平

它确实有HF拒绝......只是不是keysight的位置。它'没有在同一菜单中..
手册可用，羞耻无人读它们..

HF拒绝显示的信号与HF拒绝相同的触发器，但是吗？ （也许如果范围从显示的信号获取触发器......）

你有可选择的"BW Limit"（一个20 MHz低通滤波器）用于输入通道和触发耦合，您可以选择：

DC：允许DC和AC组件进入触发路径。
AC：阻止所有直流组件，衰减信号低于8 Hz。使用AC
当波形具有大型直流偏移时，耦合以获得稳定的边缘触发。
LF拒绝：阻止DC组件并拒绝低频分量
超过2 MHz。低频抑制消除了任何不需要的低频组件
来自触发波形，例如可以干扰的电源线频率等
正确触发。使用LF拒绝耦合以获得稳定的边缘触发器
波形具有低频噪声。
HF拒绝：拒绝高频分量高1.2 MHz）

你会使用  "BW Limit" 故意使您的范围20 MHz范围并过滤出更高的频率，因为您不行'甚至想在屏幕上看到它们。你赢了't完全忽略它们。您会使用它，如果，例如，您有一个已知的干扰源，则会知道'不是你的问题，你只想专注于你的信号。 

您会触发耦合过滤（HF和LF拒绝），以继续使用所有组件和全频率范围的全信号，但要触发其特定部分。

正如我在前所说的那样，即使是最便宜的范围也有很多触发选项，只有10年前你必须购买中档范围来获得它。 廉价的RIGOL，Siglents，MICSIGS，GW Inteeks足够好，占常规工作的大量。他们更先进的模型更远了..

我与使用B品牌的人看到的最大问题是期望他们将与他们最喜欢的A品牌完全相同（即他们期望Siglent或Rigol将具有完全相同的命名，并且具有完全相同的菜单布局，他们赢得了'所以，所以他们宣称便宜的乐器而不是学习新的方式"stupid"并且坚持，例如，"Keysight有最好的布局"虽然它只是使用其20年的设备的熟悉...或简单地制作错误的陈述"这个乐器没有't have XYZ" because it'不是他们期望和唐的地方'甚至伤心检查是否是真的。然后，当纠正时，他们会攻击" if it weren'T愚蠢，它会在这里。"，并回到一个方形。

I'多年来看过这个乐器，音乐家会嘲笑各种键盘，吉他，效果，放大器。而不是练习玩耍和制作音乐，这可能会让他们更好的音乐家，他们浪费时间谈论。
拿Chick Corea，给他最便宜，调整，功能的直立钢琴，并带走平庸的球员，给他一个最昂贵的Yamaha Grand Piano ..猜猜哪一个更加美妙的音乐......

......
HF拒绝显示的信号与HF拒绝相同的触发器，但是吗？ （也许如果范围从显示的信号获取触发器......）

视频的整个点是触发器不是从显示的信号的总体，特别是如果采样率低于最大值。

HF拒绝：拒绝高频分量高1.2 MHz）

这是否意味着该范围是BW限制为1.2MHz？ 它会触发50MHz低到高边缘信号吗？

引用来自：2n3055 199,2020，09:22:37

HF拒绝：拒绝高频分量高1.2 MHz）

这是否意味着该范围是BW限制为1.2MHz？ 它会触发50MHz低到高边缘信号吗？

我不'知道过滤器是多么锐利。但我想50MHz应该足够衰减，以在波形的较慢部分上实现稳定触发。
1.2 MHz是有趣的选择.. Keysight 3000T在50 kHz（LF和HF）

什么 happens to the sample rate on a 2 channel 1GSa/s scope when you use the EXT Trig, or even AC LINE as the trigger source?

测试它找出;这取决于外部触发器如何实现。 一些DSO只有一个单独的简化的模拟触发器仅在外部触发;您可能能够判断是否支持级别触发。 其中一些包括单独的数字化器，但样本内存没有或非常有限。

引用来自：Silversolder于2020年7月19日，01:52:18 AM

HF拒绝显示的信号与HF拒绝相同的触发器，但是吗？ （也许如果范围从显示的信号获取触发器......）

你有可选择的"BW Limit"（一个20 MHz低通滤波器）用于输入通道和触发耦合，您可以选择：

正是，名义上，带宽限制适用于所显示的信号和触发器，虽然我给出了一些例子，但旧仪器中不正确。

垂直输入交流耦合（高通，6至120 Hz）和带宽限制（低通，20MHz和更高）针对不同的条件优化而不是触发器'S LF和HF拒绝通常约为50 kHz。

引用来自：2n3055 199,2020，09:22:37

HF拒绝：拒绝高频分量高1.2 MHz）

这是否意味着该范围是BW限制为1.2MHz？ 它会触发50MHz低到高边缘信号吗？

它可以完全错过它，就像LF拒绝一样可以完全错过触发线频波形。

引用来自：David Hess于2020年7月19日，07:07:48 PM

引用来自：Stretting于2020年7月18日，11:38:12 PM

什么 happens to the sample rate on a 2 channel 1GSa/s scope when you use the EXT Trig, or even AC LINE as the trigger source?

测试它找出;

如果我能不能，我会的've只在这里得到了cml +'s different, 它肯定可以在一个频道上保持1GSA / S RT（或甚至10多个GSA / S ETS），同时触发其他内容 - 例如信道's switched off.

ETS意味着它确实支持模拟触发，但这不是绝对的，并且这里尚未讨论一些替代触发实现。 现在已经很大十年的低甚至中等成本示波器缺乏完全仅仅因为经济学而完全缺乏模拟触发;随着数字集成的增加，数字触发基本上是免费的。

结果我没有't更新了范围的固件;选项是存在的 喜欢这个范围 - 这么多的成本;简单令人难以置信。

我在保持固件最新的情况下我很糟糕。也许Dave可以做一个视频解释了执行更新的重要性.0.0R添加到另一个相关的视频

引用来自：Stortting于2020年7月19日，07:40:43 PM

引用来自：David Hess于2020年7月19日，07:07:48 PM

引用来自：Stretting于2020年7月18日，11:38:12 PM

什么 happens to the sample rate on a 2 channel 1GSa/s scope when you use the EXT Trig, or even AC LINE as the trigger source?

测试它找出;

如果我能不能，我会的've只在这里得到了cml +'s different, 它肯定可以在一个频道上保持1GSA / S RT（或甚至10多个GSA / S ETS），同时触发其他内容 - 例如信道's switched off.

ETS意味着它确实支持模拟触发，但这不是绝对的，并且这里尚未讨论一些替代触发实现。 现在已经很大十年的低甚至中等成本示波器缺乏完全仅仅因为经济学而完全缺乏模拟触发;随着数字集成的增加，数字触发基本上是免费的。

I'm难以设想如何支持外部触发器"hijacking"其中一个数据渠道 - 该"hijacked"如果您这样做（交错或类似的东西），频道将不得不失去一些性能？

引用来自：Silversolder在2020年7月21日，05:17:34 PM

I'm难以设想如何支持外部触发器"hijacking"其中一个数据渠道 - 该"hijacked"如果您这样做（交错或类似的东西），频道将不得不失去一些性能？

没错，我们'LL必须等待有DS1202Z-E或SDS1202X-E的人谁知道它们're doing to test the EXT Trig's quality and 任何 它在2频道上的影响's operation.

为什么它有任何影响？ EXT是简单的比较器直接触发引擎。
它没有频道数据流。

引用来自：2n3055 7月21日，2020年7月21日，08:04:40 PM

为什么它有任何影响？ EXT是简单的比较器直接触发引擎。
它没有频道数据流。

I'M开始思考即使是主要频道触发是用快速比较器完成的。

 

大声哭泣，真正理解这一点，真的是多么努力......
这个反疯狂网站是吗？

今天的范围有模拟通道的数字触发器，并且在具有单独的比较器中具有单独触发器的数字触发器直接进入触发引擎......

所有信息都在制造商网站上存在..

引用来自：Silversolder在2020年7月21日，05:17:34 PM

I'm难以设想如何支持外部触发器"hijacking"其中一个数据渠道 - 该"hijacked"如果您这样做（交错或类似的东西），频道将不得不失去一些性能？

外部触发器是模拟的，其触发模式的限制，这导致如何将触发器对准对样本时钟的问题，除非实现了时间延迟计数器，或者是可以利用相同的简化数字转换器输入用于垂直输入的数字触发逻辑;数字转换器可以简化，因为数字触发不需要采集存储器。 数字转换器可以或可能不会与用于垂直输入的数字转换器共享，因为具有4个通道仪器的情况。

外部输入不能是驾驶逻辑输入的比较器，而没有某种方式测量触发器采样时钟延迟。 混合信号DSO的逻辑输入用作垂直输入的外部触发时会发生什么？

你在思考太简单地思考。没有触发"chip" with physical "trigger now"输入。它是采集引擎中的所有逻辑块。
EXT IN是简单的另一个变量。触发引擎数字块负责时间（和触发点插值）

keysight在逻辑侧的数字MSO输入中实现了相同。在模拟侧，它具有1M输入阻抗（如标准范围输入，但未指定的容量），可变探测衰减和可变触发电平的规定，可自由地设置为+ -8V，HF滤波器，DC / AC耦合，抵消。 

对于用户，它提供了模拟CH触发的大多数常规控件。

例如，有些简单地具有+ -0,6 v（和+ -3V，x5衰减），例如siglent。 PICO有1M / 14PF输入，带+ -5V范围......

因此，每个制造商都会有不同的方式做到这一点。对于keysight它是他们的兆画族的一部分。为了休息，它只是FPGA比特流中的逻辑块，辅助一些模拟零件与现实世界接口。我猜每个人都会略有不同，具体取决于他们的架构和优先级的内在易于做些什么，使其简单的重要性是多么重要。

你在思考太简单地思考。没有触发"chip" with physical "trigger now"输入。它是采集引擎中的所有逻辑块。

EXT IN是简单的另一个变量。触发引擎数字块负责时间（和触发点插值）

如果您有一个数字输入，那么触发点插值如何完成？ 他们真的要在FPGA中实现延迟时间延迟计数器吗？ 与替代方案相比，这是一个非常专业的结构，难以实现良好的性能。

这就是为什么我要求触发逻辑输入的原因，因为我们知道它们是数字输入。  What happens then? 我还没有看到有人经过那个测试，但这将是很容易的。 我提前建议的另一个测试是外部触发器是否支持所有相同的触发模式作为垂直输入;如果它，那么它就不能是数字输入。

我所提到的其他方法用于早期DPO，其中数字触发输入通过脉冲整形网络，然后被数字化允许过渡中点或质心定时。 这种方法在更早的时间延迟计数方法上的优点是它具有非常短的后续时间，使其适用于高记录采集速率，但它不支持高级触发模式。 随着更便宜的逻辑，可以丢弃额外的模拟信号调节，您最终通过简化的垂直输入，并且没有描述的采集存储器，然后它*可以*支持所有相同的触发模式作为垂直输入。

刚看看我的较旧的Megazoom MSO，A 54622D，并可以确认它不支持外部输入上的边缘触发以外的任何内容（可调节级别和各种过滤器）。 由于外部触发不支持任何脉冲或图案模式，外部输入不能触发其中一个数字线D0-D15的触发。

HP 54622D已经足够大，但它可能会使用模拟触发与专用的高级触发硬件分开，这对于该时代的DSO是常见的。 问题是现代DSO在数字转换器之后实现数字触发的数字触发，通常在FPGA中，处理触发其外部和逻辑输入。

在您的HP 54622D上，当其中一个数字线用作垂直输入的触发源时会发生什么？ 我想我所做的是将所有数字输入复用到单个数字输出 这只是让现代MSO如何实现触发其外部触发输入，如果他们这样做;我很容易实现模拟时间延迟计数器，这应该易于验证。 它们的简单方法是将外部触发信号数字化并将其视为具有否或有限的采集记录的垂直输入。

这只是让现代MSO如何实现触发其外部触发输入，如果他们这样做;我很容易实现模拟时间延迟计数器，这应该易于验证。 它们的简单方法是将外部触发信号数字化并将其视为具有否或有限的采集记录的垂直输入。

呃......不，抱歉。就像我说的那样，这不是它's done. And I'm不是猜测或发明它的可能是如何完成的。

[attachimg = 1]

EXT输入触发器不会'T从模拟CH中获取任何资源，并添加单独的A / D是昂贵的......

这是keysight谁可以在他们在它的时候添加了兆画族的东西......其他范围制造商必须通过芯片购买A / D转换器芯片，而且它成本是真钱..
此外，无需过度思考。我不是5或21 Ch的范围，它是4ch和Trig In，或4 + 16 MSO + EXT Trig In。Ext Trig In非常有限，数字通道将使其水平分辨率与采样时钟对齐。  Whatever you'在数字频道上看到的re被量化为范围采样时钟。它与输入信号不同步。甚至没有尝试使用内插触发点重新缩回数字边缘。

我怀疑在这个范围内有一个单独的触发电路，用于数字0..7和8..15，因为这两组可以独立地设置为自己的触发电平。

这应该只是高速比较器参考电压。如果您想在同一时间监视1.8V和3.3V数字信号，则有用。
你 are only limited by the number of DAC channels present, so two DACs in that case.

[attachimg = 1]

[...] 如果数字输入像您建议的工作，那么它们不能用于准确触发示波器。 如果外部触发器的工作方式，那么它就不能。  [...]

触发器是否必须比屏幕上显示的水平分辨率更准确，以便触发工作"well enough"?

引用来自：Silversolder于2020年7月24日，02:37:03 PM

引用来自：David Hess于2020年7月24日，04:35:45 AM

[...] 如果数字输入像您建议的工作，那么它们不能用于准确触发示波器。 如果外部触发器的工作方式，那么它就不能。  [...]

触发器是否必须比屏幕上显示的水平分辨率更准确，以便触发工作"well enough"?

不，但在DSO上，由于时间采样或插值等效地，水平分辨率通常远高于采样率。 逻辑分析仪输入通常具有几个纳秒（100s介绍/秒）（1）的分辨率，但示波器触发分辨率比DSO的采样率高的数量级。 100 MHz（3.5纳秒）带宽示波器无法测量350皮秒信号，但它可以测量两个这样的信号之间的延迟。 在100 MHz仪器上实现合理的500个PicoSecond分辨率将需要2个GSAmple /秒采样时钟，并且只有更好的方法可以做到这一点。

（1）我认为一些高性能逻辑分析仪已经实现了比DSO上的分段内存更高的分辨率更高的分辨率的时间戳，但这并不常见，并且是一个有趣的设计难题。 （2）并且正如我所指出的那样，它相当容易转发到示波器的单一或数字输入组合'S触发电路实现高分辨率。 我想知道各种低端MSO是否这样做;最后一次我搞砸了一个，问题没有出现。

（2）我知道如何在模拟域做它，但我不确定如何在数字域中进行。

aaaah .... 黑暗中出现闪烁的光线！

因此，如果示例100MHz范围屏幕具有1000像素的水平分辨率，并且时间基于5ns / div，则将显示50ns的数据超过1000像素，或者每像素50ns / 1000 = 500皮秒。 由于一个像素是实际显示在屏幕上的两个信号之间的最小偏移，因此意味着触发器必须可靠地解析优于500皮秒。

不'T数字频道必须与MSO正常运行相同的方式解决阶段吗？


回到廉价范围的讨论： 如果触发基于数字化数据流，则可以通过在屏幕上具有更少的像素水平分辨率，合理地接近与1GSA / s的相同性能（给定100MHz范围）？ [编辑：在显示的意义上，显示是限制，而不是触发器，所以包装整体包装"works as it should". 总体上的性能当然仍然低于更高分辨率屏幕上的500ps分辨率触发。]

引用来自：Silversolder于2020年7月25日，01:40:18 PM

因此，如果示例100MHz范围屏幕具有1000像素的水平分辨率，并且时间基于5ns / div，则将显示50ns的数据超过1000像素，或者每像素50ns / 1000 = 500皮秒。 由于一个像素是实际显示在屏幕上的两个信号之间的最小偏移，因此意味着触发器必须可靠地解析优于500皮秒。

奇怪的是，它通常完全是如何为处理记录和显示记录的示波器相同而是在下面看到时间延迟计数器分辨率的操作。 有时规范不给出定时分辨率，但可以从每个划分的水平像素的数量中完成。 如果自动测量使用直方图，则实际测量分辨率甚至更高。

引用

不'T数字频道必须与MSO正常运行相同的方式解决阶段吗？

如果他们没有，那么MSO输入与示波器触发之间会有相当大的抖动，通常情况下。 通常，MSO时序分辨率仅限于逻辑输入采样率。 过去，除专业应用外，每个逻辑输入上的时间延迟计数器都将是非常昂贵的，但是也许有人现在使用增加的数字集成来管理它。 大多数应用程序仍然不需要它。

这就是为什么我要求触发关闭MSO输入以显示垂直输入;他们可能已经提出了特殊的规定，以避免像先前描述的那样的抖动。 但通过触发示波器以显示MSO输入的方式沿相反方向工作应始终露出MSO输入的相对粗略采样。

引用

回到廉价范围的讨论： 如果触发基于数字化数据流，则可以通过在屏幕上具有更少的像素水平分辨率，合理地接近与1GSA / s的相同性能（给定100MHz范围）？ [编辑：在显示的意义上，显示是限制，而不是触发器，所以包装整体包装"works as it should". 总体上的性能当然仍然低于更高分辨率屏幕上的500ps分辨率触发。]

你可以，但没有必要，看起来很糟糕。 如果样品速率足够高，则它必须允许使用数字触发，然后发生触发并且捕获采集后，可以在内插波形上完成第二阶段，以对准获取展示。 或者可以在触发一些额外的逻辑期间完成。

在不支持数字触发的较旧DSO上，通常时间延迟计数器提供所有对齐信息。 时间延迟计数器的实际分辨率远高于产生的水平分辨率，其允许根据需要为每个时隙设置自动校准。 时间延迟测量电路可以非常原油，但校准零点，跨度和线性化后且线性化令人惊讶地提供准确的结果。

我在54622D上做了一些实验，比较了从数字通道触发的模拟触发。

如您所预测的，数字信号上的抖动比模拟 - 5NS精确地差 - 这与200msa / s采样率完全相同：

[attachimg = 1]

然而...  the trigger doesn'似乎是责备！   作为实验，我在数字信道和模拟通道之间切换触发，抖动看起来完全相同。

在进一步的实验中，我使用HP 5335A计数器查看测试信号的前沿和触发输出（范围背面的外部连接器）之间的延迟。 似乎当触发器设置为数字和模拟上的相同电压时，触发器的执行完全相同， 触发器上的抖动没有区别，无论是使用模拟或数字信道作为源。

似乎与模拟频道发生的情况不同， 没有尝试将显示的信号与实际触发点重新调整 - 相反，它始终将其与采样时钟对齐。 所以触发器本身似乎永远是一个"precise" trigger...  it'只是这个范围没有'无论出于何种原因，都利用了这些信息。 它可能有很好的理由（例如，您可以信任火车中的所有脉冲，以便需要与您触发的那个相同的调整）。


[编辑] 通过关闭其中一个模拟通道，范围在单个数字通道上切换到交错的400msa / s模式，将抖动切成一半至2.5ns。 所有其他行为都是一样的。

引用来自：Silversolder于2020年7月26日，08:26:17 PM

在进一步的实验中，我使用HP 5335A计数器查看测试信号的前沿和触发输出（范围背面的外部连接器）之间的延迟。 似乎当触发器设置为数字和模拟上的相同电压时，触发器的执行完全相同， 触发器上的抖动没有区别，无论是使用模拟或数字信道作为源。

默认情况下，您不能依赖于触发数字时触发输出，因为它与数字输入相同的采样时钟量化。 在使用模拟触发的示波器上，触发输出以某种方式直接连接到触发比较器。

看起来我们可能有一个良好的测试？   在方波输入信号和触发输出之间检查抖动。

如果抖动始终是模拟输入上的采样率的倍数，则该示波器使用数字触发。  Don'但是，在数字频道上尝试这一点，因为即使使用模拟触发也可以是样本对齐的。