-
你好，
I'm在s-t-e-e-p学习曲线上，不知所措地找到了一些答案
我有一个基于Artix 7的开发板，并且发现了在FPGA上合成32位处理器的奇迹。即MicroBlaze。我终于成功获得了一个简单的Hello，World！在C中运行该程序并在PuTTY连接上正确显示。
如何使MicroBlaze应用程序与FPGA的其余部分通信？例如，如果我在FPGA上实现了DDS，MicroBlaze程序将如何与之交互？我可以想象我可以像使用外部处理器那样使用SPI接口，但是我想知道是否有's a more direct way.
谢谢，
约翰。
（我知道这对很多人来说都是老帽子，但我仍然可以'克服了我可以在FPGA上构建处理器并使用免费工具和99美元的开发板轻松编译/运行C程序以在其上运行的问题。） -
你好，
了解有关AXI总线的信息。 Microblaze使用AXI总线与FPGA模块和其他IpCore通信。这些链接：
//forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/AXI-Basics-1-Introduction-to-AXI/ba-p/1053914
//www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/platform_studio/ps_c_hdw_axi_auto_bus_connections.htm
//www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/latest/ug1037-vivado-axi-reference-guide.pdf
//www.xilinx.com/support/documentation/ip_documentation/ug761_axi_reference_guide.pdf
问候 -
谢谢
-
嗨，约翰，
我也处于相同的陡峭曲线上，到目前为止，我的观察结果是：
->Microblaze uc系统（MCS）使用AXI总线连接到各种外围设备（您可以在设计中集成相当多的免费外围设备IP）。
->您可以设计自己的IP模块，该模块也具有AXI接口->对我来说，这是我推迟学习的一大块时间。
->对于快速和肮脏的实现，您可以签出简单的AXI GPIO模块。 GPIO的输入/输出可以在内部连接到您的自定义RTL设计。 CPU通过简单的寄存器读/写访问GPIO端口。我目前正在使用这种AXI GPIO模块的一些实例（将端口配置为仅输入或仅输出以避免三态控制）。
`-> //www.xilinx.com/support/documentation/ip_documentation/axi_gpio/v2_0/pg144-axi-gpio.pdf
希望能有所帮助。
迪米塔尔
-
谢谢，迪米塔尔。
我认为"steep"轻描淡写，但我能做的潜力值得。 -
你好，
在这种情况下，我建议您查看有关创建自定义IP块的本教程：
//www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug1118-vivado-creating-packaging-custom-ip.pdf
youtube上也有一些非常详尽的视频。
-
很久以前，我很容易做到这一点-microblaze配置中有32位并行I / O端口。我正在通过这些端口写入我的diy块。
-
你好，
I'm在s-t-e-e-p学习曲线上，不知所措地找到了一些答案
我有一个基于Artix 7的开发板，并且发现了在FPGA上合成32位处理器的奇迹。即MicroBlaze。我终于成功获得了一个简单的Hello，World！在C中运行该程序并在PuTTY连接上正确显示。
如何使MicroBlaze应用程序与FPGA的其余部分通信？例如，如果我在FPGA上实现了DDS，MicroBlaze程序将如何与之交互？我可以想象我可以像使用外部处理器那样使用SPI接口，但是我想知道是否有's a more direct way.
谢谢，
约翰。
（我知道这对很多人来说都是老帽子，但我仍然可以'克服了我可以在FPGA上构建处理器并使用免费工具和99美元的开发板轻松编译/运行C程序以在其上运行的问题。）
很久以前，当我这样做时，我创建了一个APB从站，该从站汇总了我设计的必须与处理器进行通信的所有内容。这似乎比制造十二个奴隶要容易得多。