EEVBlog Electronics社区论坛

你好，

对于一个潜在的未来项目，我将利用3Gbps能力的收发器/ s，我正在寻找一个廉价的低级FPGA，这可能是DIY焊接的，所以可能比FBGA256更大的更大。

因为这显然是为了一种爱好的使用，我愿意承担风险并从远东的黑暗角落中购买东西。

我习惯了Altera World（Quartus工作流程和文件Hiearchy），所以我'd Preffer Altera FPGA，似乎似乎没有3Gbps TRX的DIY可焊接BGA的廉价FPGA。我能找到的唯一一个关闭是Cyclone IV EP4CGX15，这是一个很好的BGA169，但只有2.5GB的收发器，一些自作聪明认为没有乘数的FPGA是一个很好的想法。

然后，格子的明显选择似乎是LFE3-17A，这是BGA256，并且已经撕下了该包装中的收发器 - 格子文档是一团糟。但我猜至少有一个rx和一个tx。但它是一个极其便宜的FPGA，从中国的6美元起。

然后我发现了，我可以在FBGA256中购买ARTIX 7 XC7A35T便宜，不幸的是，在这个包装中，有完全的GTPS。 Xilinx有你的问题，Xilinx？对于那些15-18美元，这将是一个该死的好的交易。

还有任何选项吗？我错过了3Gbps IO能力的任何便宜的FPGA吗？ 尚未在那些像燕果甘这样的纯净的中国FPGA中研究，因为我害怕工具链和文件。作为初学者我'd宁愿坚持从Altera / Latttice / Xilinx的东西。

要回顾，只有两个具有快速收发器的廉价FPGA选项，只有一个实际上符合3Gbps的要求。

Altera Cyclone IV：EP4CGX15BF14C8N，约8美元，BGA169 1MM间距，4x Serdes，但只有2.5 Gbps，愚蠢地没有乘数。
格子ECP3：LFE3-17EA 6FTN256，约6美元，BGA256 1mm间距，NotsureHowmany Serdeses 3.2Gbps

感谢您的任何建议。

我可以接受0.8毫米音高BGA的挑战，但0.5，哦，狗屎永远不会。这与HDI PCB和激光钻孔通孔接壤。当然可以制造，这不是一个问题"if"，但金钱。如果我能负担得起这样的话，我会'要询问建议，并从Mouser中选择第一个合适的FPGA，并用它完成。

考虑到我有零体验，可爱的BGA（不计算在我的前雇主现场的ERSA机器上焊接在焊接的束），我'LL绝对有一堆损坏的垃圾 - 这很容易变得非常昂贵。因此，寻找最便宜的FPGA选项，可以至少部分地在廉价的4层板上路由。

但是，谢谢你的建议，我'请尝试看看你认为一个不可恐怖的0.5mm球场BGA inout。

是否有任何简单的方法以图形方式显示引脚，所以至少可以看到电源，IO和CONFIG引脚所在的位置？那些CSV或类似的文件很大，但不是真正让事情变得更加容易。

//编辑： 似乎Spartan 6可能是候选人：  XC6SLX25T-2CSG324C从中国的15美元到18美元，不幸的是，BGA 324带0.8毫米的间距 - 仍然可以在4层板上可行，但不太可能实现全扇址。

看看UG475 - 它具有所有7系列设备的引脚图。附加是CP236的两个屏幕截图。
如您所见，IO深度只有3排，外圈与via和whatnot的中间部分之间存在大量空间。这就是为什么我说如果可以在两张垫之间安装一条踪迹，那就是为什么很容易地路由 - 你直接绕过两个外行，并在外圈和中间部分之间的空间中排出第三行的一过。也是中间部分引脚，你不喜欢'在该领域内部需要任何通孔，因为所有内部球都连接到与该中间部分的外行上的球相同的网络。有关详细信息，请参阅电源图。希望你能看到我的意思。

这是一些很好的图像，就像我希望他们一样。是的，引脚似乎似乎非常合乎逻辑和可管理，即使在4层。然而，只要我能够，我对这些细小的BGA有一种很大的厌恶'甚至焊接较大的间距。  为这些小型设计PCB肯定需要一些我不做的体验't have. 最后，我可以找到这个包装中最便宜的ARIX 7是30美元+，遗憾的是，这是上面提到的斯巴达6的两倍。   

你的PCB将花费你的价格
如果你想成为一个真正的低廉的人，你可以在aliexpress上试试你的赌博。有一些超级便宜的选择来掌握这些零件，但当然质量是未知的。

因此，现在有三个选择：
Altera Cyclone IV：EP4CGX15BF14C8N，约8美元，BGA169 1MM音高，14K le，4x Serdes，但只有2.5 Gbps，愚蠢地没有乘法器。
格子ECP3：LFE3-17EA 6FTN256，约6美元，BGA256 1mm间距，17K Le，4x Serdeses 3.2 Gbps
Xilinx Spartan 6：XC6SLX25T-3CSG324C，约15美元，BGA324，0.8间距，24K le，2x Serdes，3.2 Gbps

显然，胜利的格子。

除非你不，否则你可以从这个列表中划掉格子'TIND为许可证支付1K $： http://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/LatticeDiamond#_FD13D8A25CBB47BD83F143E5B55DBC75
哪一个'完全适合作为一种低廉的人 

仔细检查Cyclone10，它们可能具有更好的解决方案，其底端GX等同物。

他们需要Quartus Pro许可证（$ 4K）。便宜的10LP选项是完全垃圾 - 他们不'甚至支持DDR内存，让我们有任何收发器。一世'm not sure what'这种装置的目的。

有趣的，我没有格子没有经验，但无论如何都非常惊讶。思想也许您需要一些IP核心的许可工具，但您可以'甚至使用ICE40 FPGA与免费许可证？ （请参阅其中没有检查）。谢谢你指出。以为那些ICE40棍子有免费的支持，因为他们都是几年前的愤怒。 

不幸的是改变了比赛计划一点。从你的格子粗鲁，你听到了我，粗鲁！ 

所以，Altera或Xilinx。一世'd更好地检查两者的许可。但据我所知，没有使用旋风IV器件的限制。

---

问题是，我可以'在CSG325中获得ARTIX 7 （XC7A12T-1CSG325C）在低于30美元以下。  XC7A15T is $35+.
同样与Cyclone 10一起。非常昂贵，没有有趣的功能。

我可以有两个Spartan 6器件（XC6SLX25T-3CSG324C），用于单个ARTIX 7的价格（例如LE中的一半）。然后推动ARTIX 7没有意义。

PS：不是324个球包会很小，但是它们中最小，有任何GTP，不需要HDI PCB。

（注意：要描述我需要它，但是说，我需要解码的3Gbps数据流，以exctract exctract退回到另一个流中的一些数据。  So I don'真的需要太多的ios。甚至没有任何外部RAM。项目应该死愚蠢的简单，但由于缺乏在市场上缺乏明智的FPGA选项，似乎几乎不可能。 

有趣的，我没有格子没有经验，但无论如何都非常惊讶。思想也许您需要一些IP核心的许可工具，但您可以'甚至使用ICE40 FPGA与免费许可证？ （请参阅其中没有检查）。谢谢你指出。以为那些ICE40棍子有免费的支持，因为他们都是几年前的愤怒。 

格子ECP3评估板为〜120美元。 你似乎与eval板获得了许可证，IT是't too bad a deal.
您可以使用LVDS端口获取完整的设备，以便使用DDR3进行测试&PCIE也在那里。
但是，您能用自己的FPGA编译设计吗？ 或者，他们在1k $僵硬吗？

//www.latticesemi.com/ecp3versa

你知道什么......忘记以上所有，我'LL在其他地方采取一些BGA练习，然后购买（无论需要什么）合适的BGA。由于思考3Gbps在一个明智的包装尺寸的低层FPGA中似乎是一个潮湿的梦想。

It's not, it'刚刚您的定义是低成本的情况不与该市场段中被认为是低成本的。请记住，FPGA的三个大市场是军事，通信和航空航天及其'恰好发生的是，没有一个人特别关心组件的成本，因为他们的标记非常高。所有其他人只是从那个桌子上得到了破坏。这就是为什么Xilinx和Altera / Intel可以在舞台上出来，并直接说出500美元的设备"low cost"

该死的，什么'如此困难地整合了3Gbps Serdes吗？它'没有什么新的，这项技术就像在这里，15年以上？

It's not difficult. It'在2020年，没有人想要3G Serdes，每个人都想要25G +那些。因此，唯一的选择是从那些旧时代回来的。

我很失望，沮丧地击败了这场战斗。

Yup，这是预期的，因为你设定了不切实际的期望。

FBGA256中的3Gbps Serdes是一种不切实际的要求？什么

也许，我试图将价格的方式推得太低，我很好（我喜欢推下价格），但即使我不知道'T，我发现到目前为止，比BGA324小于BGA324，任何3GB Serdes都是如此。 （不计算有效壁的晶格部分）

我以为我解释了市场上的情况'重新进入。您和我根本不是FPGA供应商的目标受众。所以他们不'T关于我们需要或想要的东西。

（是的，您的CPG236确实较少324个球，但是很小，我难道'用棍子触摸它。在我事先获得足够的BGA练习之前

这种包装显然是完全设计的（需要mgts但不是许多ios）的情况，专门设计用于使用低成本PCB制造，同时保持设备本身非常紧凑，因为它们可能会设想它'在某种转换器或适配器中使用，空间通常在溢价。

您是否考虑过外部4：1/5：1序列化器。 您所需要的只是5-6 DDR LVTTL输出（4-5data +时钟），750MB / 600MB，它将在外部序列化为3GB /秒。

Serdes FPGA通常用于数据的通信和序列化/反序列化（例如，SDI链路等视频数据或2.5 / 10GB以太网）。无需硬件乘数，如果您真的需要耦合 - 这些可以在逻辑本身中实现。

当我在5年前寻找最便宜的Serdes FPGA时 - 这是ECP3，但我've最终与Altera，因为我在一天内了解工具并带来纤维以太网。

在没有上下文的随机陈述不会更好地呈现一致。

所以爱好者只根据你一致的逻辑使用搁板模块？

是的，有点，我避风港't指定了我想要的。实际上，我有一个特定的项目，需要大约30个IO引脚和一个MGT RX / TX。但我想让自己比较可用的东西，而且我认为是什么，这是为了死亡而且你的洞察力非常乐于助人，即使你可能不这么认为。

我提出讨论的重要结果是：MGTS是小型FPGA的罕见外围（在球数方面），最低要求的球计数至少3GB似乎高于324球，这是很多。

这次我可能只需要30个ios，但下次我可能需要100和我'LL再次回到这里，有同样的问题。同时我不想再次发明所有SCH + PCB，因此寻找一个妥协，其中256个球芯片可以提供，不幸的是，真的没有这样的选择，就像你一样'在许可方案中正确地指出了我。

并注意我拒绝在精致的BGA中使用70美元的ARTIX，因为我已经足够的糟糕的经验焊接这个SH！T在我以前的工作，那不是'T在廉价的中国PCB。是的，我可能已经做了不正确的事情，因此我试图避免这些并使用更多的东西对过程错误，因为我没有任何用于BGA工作的专业设备之王。因此，我对1毫米的间距和最小的球数成为可能，我相信我可以设计一个PCB，而不将廉价技术推向极限。

毁了70美元的ARIX伤害，寻找更便宜的替代品是有道理的，因为我对我不存在的BGA技能并不充满信心。作为我'LL对焊接这些坏男孩的信心，我可以选择70美元的芯片，因为它的价格很容易被淘汰，但如果你连续杀死其中两个（现在读过任何地方，那么BGA是如何阅读对此或......）敏感。

你可以（或不）明白，在学习供应商的一些基础之后's A toolbox I don'我想用卖方B甚至D重新开始。

是的，没有做任何事情也是一个有效的选择。显然，我不必预算这一点，因此毕竟抄写项目可能是一个好的选择。

我希望这至少有点解释为什么我这样做了。

PS：我以为会有更多的选择，而不是那三个人've found myself.