EEVBlog Electronics社区论坛

[...]一个惊讶我的一件事：吸收的电荷慢慢地像小电流一样出现。只有在大约30到50毫秒后，当电荷接近其渐近总数时，电流将在慢慢减少。 [...]

这与吸收不一致，吸收与另一个电容器/电阻系列对并联"real" capacitor?

你测试了哪些teflon帽？在管末端的环氧树脂的那些环氧树脂或被压入铝管中的那些，然后在边缘上卷曲？

我用硬电极测试了密封型。"K72P-6 500V"和带电线的铝管"FT-1 200V"，结果非常相似。所有电容为3.9 NF，与HP 3456A ADC积分器的电容相同。
我们在论坛中有两次测试报告，其中其他人以几乎没有介电吸收效应的特氟隆电容器。对于我来说，Teflon电容器看起来比其他类型的电容器更好，但没有完全不同。大学教师'还要了解这一点。

问候，节食

我在ADC上做了一个更短的测试，看看积分器稳定的速度有多快，因此在错误上升之前，参考更改之间需要多长时间。
使用给定的反馈方法（每个时段2比较器检查），参考信号是慢速50:50信号"zero"对于负/阳性投入，越来越短的正或负脉冲。通过修改程序，我对短脉冲的不同长度进行了比较。我之前将8和10个CPU周期（500ns，625 ns）与16个循环（1μs）相比较为我的主要模式。在这两种情况下，小差异显示：ADC增益略高于0.55。 0.22 ppm。据我所知，对线性度下降到0.1μV水平没有影响。
所以即使是积分器的500 ns脉冲也可以，并且没有真正需要寻找更快的操作。

短脉冲具有效果，但到目前为止效果是线性的。对于正面和负面的自身而言，这不是一个令人惊讶的是，因为只有越来越多的短脉冲。幸运的巧合是积极和负面的短脉冲"exactly"相反的效果，因此对正和负面的增益变化相同。

"Short pulse effect" - 短脉冲意味着在这里的调制方案中的时间为a）为xus，b）设置REFP，B）您将REFN设置为XU，对右？

我看着一个可能的前端，从ADC中制作电压表（和可能的DMM）。这主要是一些保护，信号切换和输入放大器。对于我的第一次测试，放大器将是LTC2057（简单且低噪声但相对较高的偏置和尖峰）。稍后，它可能是一个斩波放大器，相对靠近数据项1281中的一个斩波放大器。一般设置也类似于DASron计，输入处具有可切换增益，并且仅在ADC处仅缓冲器。

而不是更传统的电路，我想尝试一个稍微奇怪的版本，其中公共输入端子在接地上没有固定，而是移动到放大器输出的相反方式。它在模拟和AFAIK中工作，该概念也使用另一个线程中的SD ADC（具有差分输入）： //www.terragaze.com/forum/projects/need-advice-for-adc-buffer/msg1627207/#msg1627207
如果有SD ADC的一些DMMS（例如SIGILENT SDM3065）也不会感到惊讶也使用这一概念。至少它是一个逻辑的方法来获得20（26）v的高Z范围，输入输入的CMOS多路复用器仅适用于某些+ -18V电源。该概念还导致差分ADC输入的低通用模式电压，这有助于INL。

多斜率ADC具有接地引用的输入，但可以以准差分模式使用，在正极和负侧而不是输入和零之间切换。这样，ADC充当具有+ -20 V范围的差分输入ADC，但在近零共模信号的限制并需要2次读取需要2个转换（但没有额外的零）。
尽管仅使用+ -15 V电源，但本机输入范围对于某些+ -20V而言。所以它看起来真的很有吸引力 - 几乎善于真实。所以它有一些隐藏的捕获？对于内部CAL测量，ADC可能需要相对于地运行更传统。所以我仍然需要将倒回传统固定（虽然缓冲）公共终端。附图仅用于非常基本的（1个增益步骤），右侧的MUX将是当前ADC板的一部分。

Keithley 2002具有+ -20 V高Z输入范围，但仅使用+ -11 V ADC。所以我有一些希望在那里找到类似的概念和一些想法。没有可用的原理图，服务手册仅提供原油框图。但是，自检步骤的描述提供了更多细节。结合信息提供更详细的，尽管仍然不完整的图表：电路似乎使用了一个更基本的概念，在初始缓冲器的初始缓冲器中有一个额外的分频器 - 相对类似于2001。所以没有多少学习  .

CMRR不是单线性的。它可能在第一近似，但不确定。我不'T Think Tessing在那意味着很容易，因为我真的很小，可能有偏移量和低频噪声。因此，在缓冲区的输入和输出之间具有空计量不足。它将更多地涉及锁定放大器并调制输入。
对于输入缓冲区，我更像考虑切换到OPA189斩波器稳定的OP。这一个优于140 dB CMRR并获得。所以它看起来很好，是合理的低功耗。另一个优点是共同模式范围更大，因此+ -15V供电足够。 OPA145可能会运行到从正导轨的约4 V的限制。

引导的OPA145本身是合理的恒定功率，因为​​它在稍微超过5 V时运行，并且没有那么多电流（最多200μA）驱动。它不是关于一次转换过程中的功率变化，但随着不同的输入电压的变化。 为OP提供供电的部件在功率中具有相当多的变化：正面和负面之间的热量移动。这就是为什么我的晶体管耦合在初始设计中。它可能仍然可以，但它是少数已知可能的INL源之一。

我想避免像分段线性一样的近似值，因为它需要额外的努力，从而需要高精度的仪器来建立碎片。没有另一个DMM /校准器，只有靠近针对的线性，这不是一个真实的选择。

主要噪声源不是输入放大器（缓冲区），也不是"slow"积分器中的放大器，这是最相关的OP。主要噪声源是电阻器（Johnson和多余噪声），并且调制更快地还有一些切换相关的噪声（例如抖动和电荷注入的变化）。如果没有测量近0 V，则参考也是一个非常重要的噪声源。
因此，用更昂贵的较高噪声OPA827替换已经好的OPA145 / OPA1641不会产生明显的差异。 OPA827仍然可以是单个OP集成器的选项，因为它快速且仍然准确。这不会用于较低的噪音，但速度较高。
较低噪声的逻辑路径是更好的电阻，而是为了降低过量噪声的NOMCA。已经从50 k nomca 2×20 k系列应略有改善。除了较低的添加剂噪声之外，这也可以改善作为一种乘法噪声的增益变化。
目前下一步将更像是2 ND LM399并改进去耦。

逆变器上的电容器可能需要稳定性速度 - 取决于主放大器相位储备，它可以在没有工作的情况下工作，但是在安全侧，逆变器应比主放大器慢的至少10倍。

伪差分输入诀窍很有趣，但让我有点紧张。对于第一个近似，你得到2个读数，所以双电压和Sqrt（2）噪音......似乎太好了。

伪差分方式甚至不会增加噪声：替代的经典方法在输入和零读之间交替。所以噪音水平会大致相同。

这re is also another more indirect advantage on noise:
在经典的自动零模式中，输入仅取样了一半的时间，这使得输入到噪声（来自源和输入放大器）左右25Hz的频率（具有20毫秒集成）。有可能过滤此噪声，但大约10 Hz的模拟低通滤波器慢。如果ADC在10 PLC运行，它会变得更糟。
使用伪差分采样，输入信号基本上一直采样。因此，从输入中基本上没有别名25 Hz噪声，尽管逆变器的大约25 Hz噪声。

AFAIK一些（如果不是大多数）Sigma Delta ADC可以通过2个内部ADC实现这种方式的差异输入。所以这个想法并不是那么新的。

我知道20 V范围的使用有限，与10 V范围相比。但是，如果它以低努力/成本，为什么不呢？
这re are a few complications with possible amps or 4 wire ohms ranges, but no as far as I have looked at it is not too bad.
这  "too good to be true"部分让我担心一点，但仍然倒退选项将逆变器切换到地面缓冲区。
这re is some limitations to non auto zero mode, but that is OK for me.

引用来自：Kleinstein 1月02日，2020年1月，10:08:45

[...]
对于输入缓冲区，我更像考虑切换到OPA189斩波器稳定的OP。
[...]

当在尼安德特模式模式时，我已成功使用此放大器作为ad-hoc缓冲区，并没有完全没有支持组件...... 它是一个非常稳定和一般可爱的组件。 这似乎是一个很好的选择。

不确定：
//www.terragaze.com/forum/metrology/emi-measurements-of-a-volt-nut/msg2819014/#msg2819014
并追随帖子......

这  "too good to be true"部分让我担心一点，但仍然倒退选项将逆变器切换到地面缓冲区。

为什么地面缓冲区而不只是地面？

Keithley 2002具有+ -20 V高Z输入范围，但仅使用+ -11 V ADC。所以我有一些希望在那里找到类似的概念和一些想法。没有可用的原理图，服务手册仅提供原油框图。但是，自检步骤的描述提供了更多细节。结合信息提供更详细的，尽管仍然不完整的图表：电路似乎使用了一个更基本的概念，在初始缓冲器的初始缓冲器中有一个额外的分频器 - 相对类似于2001。所以没有多少学习  .

KEI2002中的输入缓冲器可以是由U245（LT1124）组成的复合放大器&U249（LTC1050）。它提供低偏移，低噪声和低输入偏置电流。我猜它的拓扑如附图所示。当文档中的框图建议时，来自输入缓冲器的信号进入A / D Mux（U222），然后进入A / D缓冲器（U226），其应与KEI2001中使用的A / D缓冲器非常相似。

以上所有的只是基于我对KEI20xx系列中使用的电路拓扑的研究的猜测。我有一个kei2002等待修理（需要ADC板，或ADC ASIC）...如果它有助于检查输入调节的实际拓扑是什么。

随着使用类似的部件，我希望K2002的输入缓冲器类似于K2001中的AC输入放大器。由于20 V范围，它还需要对电源的启动。
从自检的描述，20 V范围看起来零用，额外的100k-100k分频器和额外的缓冲区（U217（OP97）+可能的U257（AD711）支持）。
电路的其余部分看起来相当传统，具有CMOS MUX，它看起来像一个单独的（可能选择的良好线性度）LT1007作为主放大器。
奇怪的是，似乎有一个直接的X1路径（用于自检），因此是10 V范围。但是它看起来不适用于正常操作  .
用于X50放大的增益设定电阻是高端密封BMF对。 x5增益使用其中一个蓝色分隔线。还有精度1.75 V参考（来自LTC1043） - 因此，对于2V范围可能有某种ACAL - 至少有HW部件在那里，不多其他使用。
我有一个原油计划（用于DCV和DCV和AMPS部分）从测试说明中推断出来。我必须再次重绘它以使它更可读。

附加是K2002电压输入的原油计划，即我从自检的描述中获得。我没有检查这个反对真正的HW，并且有一些矛盾和不明确的配方，所以将它带有盐的增加。

从描述看起来，它看起来像一些欧姆模式使用x 1路径。
从电路板图片我看到，U226（主放大器）周围没有太大的未认定电路。因此，只需用作主放大器的单个OP（LT1007），所以实现的INL级别已经令人惊讶。对于某些奇怪的原因，分隔器上的缓冲区为20 V范围更加关注（在照片上可见，但不在测试描述中）。

返回我的ADC设计：我填充了2个ND板进行更多测试。 2个ND板仅使用晶体而无外部同步。由于某种原因，第二个电路板显示了相当高的INL错误。使用一些软件版本，翻身误差高达250μV，所以非常糟糕。我不'认为这是由于不同的时钟或丢失的同步（没有额外的Flipflop的第一板还可以）。缓冲放大器似乎也不是原因。 我的猜测更多地在积分器的瞬态 - 尽管使用了相同的部分。 看到它是肯定的：较大的错误可能有助于识别导致如此多的INL的机制。 然而到目前为止还不多运气。改变积分器（20K，46K和92 K）的电阻并没有太大影响。还有92K电阻的噪声仍处于可接受的水平，因此单个100 k LT5400可能是可能的，没有太多的噪音。
我还测试了另一个零阶段的另一个跑步版本。因此，参考不是​​直接从正为负，但之间的零阶段短。因此步骤在2个较小的步骤。 SW变得令人困惑，但并没有真正改善事情。